Intel 18A制程技术细节曝光:性能与密度全面提升

内容摘要据报道,在2025年英特尔代工大会及VLSI研讨会上,英特尔进一步公布了其最新一代Intel 18A制程的技术细节。Intel 18A采用了RibbonFET环绕栅极晶体管(GAA)技术,相比FinFET技术实现了重大突破。这一技术不仅提升

联系电话:400-962-3929

据报道,在2025年英特尔代工大会及VLSI研讨会上,英特尔进一步公布了其最新一代Intel 18A制程的技术细节。

Intel 18A采用了RibbonFET环绕栅极晶体管(GAA)技术,相比FinFET技术实现了重大突破。这一技术不仅提升了栅极静电性能,还显著降低了寄生电容,提高了设计灵活性。同时,Intel 18A率先引入了PowerVia背面供电技术,该技术将单元密度和利用率提升了5%-10%,并显著降低了供电电阻,使ISO功率性能提升4%。

与Intel 3工艺节点相比,Intel 18A的每瓦性能提高了15%,芯片密度提升了30%。具体来看,Intel 18A在低电压( 0.65V)和高电压( 1.1V)下均表现出色。在相同功耗下,其性能比Intel 3提升18%-25%;在相同频率下,功耗则降低36%-38%。这些改进得益于RibbonFET晶体管、背面供电技术以及前端互联优化的协同作用。

在芯片面积缩放和利用率方面,Intel 18A相比Intel 3带来了最高39%的密度提升(平均约30%),单元利用率也提升了6.5个百分点。此外,PowerVia技术的应用使单元能源利用率提高了8%-10%,并将最坏情况下的固有电阻下降降低了10倍。

Intel 18A还提供了高密度单元库(160nm)和高性能单元库(180nm),相比Intel 3的密度提升了30%以上。尽管其M0间距略高于Intel 3,但得益于PowerVia技术的集成,M2间距缩小了30%以上,进一步优化了工艺复杂度和成本。

在互连性能方面,Intel 18A显著降低了通孔电阻。相比Intel 3,其M0/M3/M6层的通孔电阻分别降低了24%、30%和49%,M40-M42层降低了12%,M80-M84层降低了13%。此外,在SRAM缩放方面,Intel 18A的HCC和HDC单元面积分别缩小了23.3%和12.5%。不过,与台积电N2制程相比,Intel 18A的SRAM密度仍存在一定差距。

英特尔表示,Intel 18A目前已进入风险试产阶段,预计将在年底实现大规模量产,首发应用于Panther Lake客户端处理器和Clearwater Forest服务器处理器。尽管英特尔与NVIDIA、博通等合作伙伴已展开基于Intel 18A的芯片测试验证,但其财务总监戴维·津斯纳表示,目前该技术对外部客户的代工规模尚不显著。

 
举报 收藏 打赏 评论 0
今日推荐
浙ICP备19001410号-1

免责声明

本网站(以下简称“本站”)提供的内容来源于互联网收集或转载,仅供用户参考,不代表本站立场。本站不对内容的准确性、真实性或合法性承担责任。我们致力于保护知识产权,尊重所有合法权益,但由于互联网内容的开放性,本站无法核实所有资料,请用户自行判断其可靠性。

如您认为本站内容侵犯您的合法权益,请通过电子邮件与我们联系:675867094@qq.com。请提供相关证明材料,以便核实处理。收到投诉后,我们将尽快审查并在必要时采取适当措施(包括但不限于删除侵权内容)。本站内容均为互联网整理汇编,观点仅供参考,本站不承担任何责任。请谨慎决策,如发现涉嫌侵权或违法内容,请及时联系我们,核实后本站将立即处理。感谢您的理解与配合。

合作联系方式

如有合作或其他相关事宜,欢迎通过以下方式与我们联系: